目前衛(wèi)星技術(shù)已廣泛應(yīng)用于國(guó)民生產(chǎn)的各個(gè)方面。通訊衛(wèi)星，氣象衛(wèi)星以及遙感衛(wèi)星，科學(xué)探測(cè)衛(wèi)星等與人們的生活密切相關(guān)。衛(wèi)星所收集的大量數(shù)據(jù)資料能否及時(shí)準(zhǔn)確地下傳、接收和存儲(chǔ)是衛(wèi)星技術(shù)的一個(gè)重要方面。
從衛(wèi)星上高速下傳的數(shù)據(jù)由地面衛(wèi)星接收站轉(zhuǎn)發(fā)為基帶信號(hào)，通過光纜傳送至數(shù)據(jù)中心，速度可達(dá)上百兆波特率，要求系統(tǒng)正確接收，經(jīng)過同步和預(yù)處理，然后存入計(jì)算機(jī)系統(tǒng)，供數(shù)據(jù)中心使用。其特點(diǎn)是：數(shù)據(jù)下傳速度高，數(shù)據(jù)量大，持續(xù)時(shí)間長(zhǎng)，并且要求具有差錯(cuò)控制功能。而本文介紹了為了滿足此要求而設(shè)計(jì)的數(shù)據(jù)接收和存儲(chǔ)系統(tǒng).
系統(tǒng)設(shè)計(jì)
數(shù)據(jù)接收和存儲(chǔ)系統(tǒng)主要包括數(shù)據(jù)接收和預(yù)處理，數(shù)據(jù)傳送，數(shù)據(jù)存儲(chǔ)等部分。本文主要介紹cpld，pci總線結(jié)構(gòu)，總線控制器pci9054。其系統(tǒng)組成如圖2所示。
基帶串行信號(hào)由復(fù)雜可編程邏輯器件（cpld）進(jìn)行串并轉(zhuǎn)換，變?yōu)?位數(shù)據(jù)信號(hào)后根據(jù)編碼方式找到同步幀，并進(jìn)行預(yù)處理，然后傳到先入先出存儲(chǔ)器fifo, 在邏輯控制下將數(shù)據(jù)送入pci總線控制器pci9054,由9054采用dma突發(fā)方式傳輸至內(nèi)存，再存儲(chǔ)到raid磁盤陣列。
采用復(fù)雜可編程邏輯器件（cpld）可大大減少?gòu)?fù)雜的控制，通過vhdl語(yǔ)言即可靈活設(shè)置控制邏輯。而且隨著超大規(guī)模集成電路的發(fā)展，可編程邏輯器件的發(fā)展非常迅速，現(xiàn)已達(dá)到數(shù)十萬(wàn)門，速度<1ns（管腳之間）。由于高速電路設(shè)計(jì)中的干擾問題非常嚴(yán)重，因此要盡可能地減少線路設(shè)計(jì)，所以采用cpld不僅可滿足系統(tǒng)要求的復(fù)雜的邏輯關(guān)系，而且可大大減少布線干擾，調(diào)試和更改也非常方便，是今后邏輯控制的發(fā)展方向。在本系統(tǒng)中，cpld不僅實(shí)現(xiàn)串并轉(zhuǎn)換和同步的功能，同時(shí)還用以實(shí)現(xiàn)數(shù)據(jù)進(jìn)入fifo以及由fifo傳入pci9054的傳輸控制邏輯，中斷邏輯以及主機(jī)對(duì)數(shù)據(jù)傳輸通道的前端控制。
在總線結(jié)構(gòu)上，由于數(shù)據(jù)傳輸速度高，以往的isa總線不能滿足要求（isa總線zui大傳輸速度5mb/s），必須采用更快的pci總線結(jié)構(gòu)。pci總線協(xié)議是in公司1992年提出的，為滿足高速數(shù)據(jù)輸入/輸出要求而設(shè)計(jì)的一種低成本，高性能的局部總線協(xié)議。它是一種獨(dú)立于處理器的總線結(jié)構(gòu)，具有32位或64位的復(fù)用的數(shù)據(jù)地址總線，總線上的設(shè)備可以以系統(tǒng)總線的速度在相互之間進(jìn)行數(shù)據(jù)傳輸，或直接訪問系統(tǒng)內(nèi)存，可以達(dá)到132mb/s的數(shù)據(jù)傳輸速率（64位則性能加倍）。采用pci接口的設(shè)備必須滿足pci接口規(guī)范v2.2標(biāo)準(zhǔn)。
pci 總線結(jié)構(gòu)具有非常明顯的優(yōu)點(diǎn)，但其總線規(guī)范十分復(fù)雜，要求非常嚴(yán)格的時(shí)序關(guān)系，接口的設(shè)計(jì)難度較大。因此，為了減少pci總線在實(shí)際應(yīng)用中的復(fù)雜性，許多公司設(shè)計(jì)出了專門針對(duì)pci總線接口的控制芯片。pci9054就是其中比較先進(jìn)的一種。pci9054是plx公司推出的一種33m, 32位pci接口控制器，可同時(shí)支持3.3v和5v兩種信號(hào)環(huán)境，并且具有電源管理功能。其結(jié)構(gòu)框圖如圖3所示。
它提供了三種物理總線接口：pci總線接口，local總線接口，及串行eprom接口。
local總線的數(shù)據(jù)寬度為32位，時(shí)鐘頻率可達(dá)到50mhz, 并且支持?jǐn)?shù)據(jù)預(yù)取功能。 9054的local總線與pci總線之間數(shù)據(jù)傳輸有三種方式：主模式（direct master），從模式（direct slave），dma方式。其內(nèi)部具有兩個(gè)dma數(shù)據(jù)通道，雙向數(shù)據(jù)通路上各有6個(gè)fifo進(jìn)行數(shù)據(jù)緩沖，可同時(shí)進(jìn)行高速的數(shù)據(jù)接收和發(fā)送。8個(gè)32位maibox寄存器可為雙向數(shù)據(jù)通路提供消息傳送。9054還有2個(gè)32位doorbell寄存器，用來(lái)在pci和local總線上產(chǎn)生中斷。
用戶通過設(shè)置其內(nèi)部寄存器，即可完成各種控制功能。9054內(nèi)部寄存器的配置信息可以寫在一片串行eprom中，在加電時(shí)9054自動(dòng)加載串行eprom配置信息，并由pcibios通過pci總線對(duì)配置寄存器讀寫。9054可方便地與各種存儲(chǔ)設(shè)備相連接，在本設(shè)計(jì)中，它與fifo及eprom的設(shè)計(jì)接口如圖4所示。在本系統(tǒng)中，數(shù)據(jù)傳輸是單方向的，因此只設(shè)計(jì)pci9504從fifo中讀數(shù)據(jù)的情況，只用到與讀fifo有關(guān)的信號(hào)，如ren，rclk等。其中的cpld邏輯關(guān)系如下：
ren平時(shí)為高電平（無(wú)效電平），當(dāng)ads#為低（有效），blast為高（無(wú)效），lw/r為低（有效）時(shí)，表明9054開始了一個(gè)有效的讀數(shù)據(jù)周期，cpld產(chǎn)生一個(gè)低電平信號(hào)ren（有效電平）給fifo，同時(shí)作為ready信號(hào)返回給9054，通知9054設(shè)備已準(zhǔn)備就緒。此信號(hào)持續(xù)到ads#為高（無(wú)效）且blast為低（有效）時(shí)，表明9054已經(jīng)開始zui后一個(gè)周期，此時(shí)ren信號(hào)再次變高電平（無(wú)效）。
oe信號(hào)與ren信號(hào)可同樣設(shè)置，在讀信號(hào)允許的同時(shí)使能fifo芯片。
本設(shè)計(jì)中采用了pci9054的dma工作方式，在此方式下，9054作為pci總線的主設(shè)備，同時(shí)也是local總線的控制者，通過設(shè)置其dma控制器內(nèi)部的寄存器即可實(shí)現(xiàn)兩總線之間的數(shù)據(jù)傳送。表1顯示了與dma傳輸相關(guān)的寄存器在pci總線上的地址分配：
pci9054的dma傳輸過程可由以下幾個(gè)步驟實(shí)現(xiàn)：
1．設(shè)置方式寄存器：設(shè)置dma通道的傳輸方式，寄存器dmamode0或者dmamode1的位9:0-表示塊傳輸，1-表示散/聚傳輸；
2．設(shè)置pci地址寄存器：設(shè)置pci總線側(cè)的地址空間。
3．設(shè)置local地址寄存器：設(shè)置local總線側(cè)的地址空間。
4．設(shè)置傳輸計(jì)數(shù)寄存器：以字節(jié)位單位設(shè)置傳輸數(shù)據(jù)量。
5．設(shè)置描述寄存器：設(shè)置dma傳輸?shù)姆较颍辉谏?聚方式下，位0表示傳輸參數(shù)的加載地址，0-pci地址，1-local地址；位1表示傳輸鏈結(jié)束，0-未結(jié)束，1-結(jié)束；位2設(shè)置當(dāng)前塊傳輸結(jié)束后中斷；位3指示dma的傳輸方向，0-從pci總線到local總線，1-從local總線到pci總線；高28位[31:4]表示傳輸參數(shù)表的地址指針。
6．設(shè)置命令/狀態(tài)寄存器：?jiǎn)?dòng)或停止dma操作，并讀此寄存器返回dma狀態(tài) 。
通過pci9054的dma傳輸方式，高速數(shù)據(jù)可以較容易地實(shí)現(xiàn)從pci接口板上傳入計(jì)算機(jī)，不必考慮pci總線接口的實(shí)現(xiàn)，從而大大簡(jiǎn)化了設(shè)計(jì)中的復(fù)雜度，加快了設(shè)計(jì)周期。
結(jié)語(yǔ)
隨著數(shù)字技術(shù)的發(fā)展，要求的數(shù)據(jù)傳輸速率將會(huì)越來(lái)越高，cpld技術(shù)和pci總線將會(huì)越來(lái)越多地應(yīng)用在數(shù)據(jù)傳輸?shù)脑O(shè)計(jì)中，pci9054總線控制器有著較高的性能/價(jià)格比，將來(lái)的應(yīng)用將會(huì)更加廣泛。